会计报表的勾稽关系zz

会计报表的勾稽关系

关于这个问题，我得说一下，报表是为了了解企业而服务的，做为企业的一个外部关系人，我们应该从哪几个方面来了解企业呢。至少从三个方面，大家注意，我说的是至少，而不是只是。从哪三个方面呢？一个是企业财务状况，二是企业的经营成果，三是企业的现金流量。说白一点，就是，一是要搞清楚我目前有多少钱和欠人家多少钱，二是要搞清楚我这一段时间是赚了是赔了，如是赚了，赚多少，如果是赔了，赔多少，三是要搞清楚这一段时间从我手头上经手了多少实实在在的票子，收了多少票子，支出去了多少票子。我们就要搞清楚这三个方面的问题，为了让我们搞清楚这三个方面的问题，企业给我们准备了三张报表，一张是资产负债表，这是为了让我们搞清楚第一个问题，另一张是利润表或损益表，这是为了让我们搞清楚第二个问题，第三张是现金流量表，这是为了让我们搞清楚第三个问题。因此，我们最常见的就这三张报表。 基本搞明白企业给我们准备了哪几张报表之后，我们来看一看，这三张表是个什么关系。为什么要搞明白这个问题呢，我打个比较简单的比方，比如，你想让一个人告诉你一些事情，你首先要搞明白，他是不是对你撒谎，如果搞明白呢，第一，你要看他说的话，是不是前后矛盾，能不能自圆其说，这主要从形式上来考查，第二，你得对他说的话进行深入分析，了解具体事实，再去问一问其他人对这个事情的看法，然后和他说的话做一个对比，看看有什么问题，等等，总之，要从内容上来考查。也就是说，要从两个方面去考查，即从形式上和内容上去考查，才要对这件事情有真正的了解。在这里，我们只是先从形式上来考查，至于如何从内容上来考查会计报表，我们在以后的时间里，和大家来讲。那如何从形式上来考查呢，也就是说，会计是企业经济活动的语言，会计报表是会计人员来做的，如何来考查这些“狡诈”的会计人员是不是说了假话呢，首先要搞清楚，这几张报表之间有什么关系，这些关系是不是正确的反映在这些会计报表上了。这些关系在会计上叫“勾稽关系”，当然，一般情况下，企业放到我们面前的会计报表，这些关系都是正确的，那是企业在私下里核对了很多次才拿出来的，所以，一般没有什么问题，作为一个公司的会计人员，如果这个“勾稽关系”没搞正确，那真正有点太对不起观众了。谈了这些报表的“勾稽关系”，主要有两种，一种是表内的“勾稽关系”，另一种是表间“勾稽关系”，第一种很简单，就是表内各项目之间的加加减减，看一看加减得对不对，汇总是否有误等；第二种较复杂一点，就是，一张报有的某一项或几项，与另一张报表的某一项或几项，有一个确定的关系，可以通过一定的公式来验证。 先让我们来看一看表内的“勾稽关系”吧。 先看一看资产负债表，这张报表主要是告诉我们，在出报表的那一时刻，这个公司资产负债情况如何，是穷还是富，穷的话，穷到什么地步，富得话，富得是不是流油。所以，这张报表，关键一点是看是什么时候出的，时点对这张报表的影响很大，因为，昨天穷，不一定今天就穷，今天富，不一定明天也一定也会福，三十年河东，四十年河西，没有一个人会在一辈子总是一个状况，对吧。在这张报表时，最重要的一个“勾稽关系”就是资产等于负债加上权益。如何理解呢，就是，我现在拥有的一切，不外乎来源于两个方面，一个是本来就是自己的，另一个就是借来的，自己有的，再加上借来的，当然就是我现在拥有的一切。在会计上，目前我拥有的一切，就叫资产，而借来的钱，就是负债，自己的，就叫权益。这就是资产负债表最重要的内部“勾稽关系”。 再看一看利润表或损益表，这张报表主要是告诉我们，在一段时间里，这个公司损益情况如何，就是说，在一段时间里，是赚了还是赔了，如是赚了，赚多少，如果是赔了，赔多少。所以，这张报表关键一点，就是看这段时间有多长，一般是一个月，一个季度或一年的时间。在这张表里，最重要的一个“勾稽关系”就是收入减去成本费用，等于利润，这个关系就太简单，就不用多解释了。 我们再看一看现金流量表，这张报表主要是告诉我们，在一段时间里，这个公司收进了多少现金，付出去了多少现金，还余下多少现金在银行里。这张报表的关键也是要看这段时间有多长了，这一点同利益表或损益表一样。在这张表里，最重要的一个“勾稽关系”就是流入的现金减去流出的现金，等于余下的现金，这个关系也十分简单，就不用多解释了。 讲到这里，大家可能觉得，会计报表真是太简单了，这些关系真是小学生都东西。是的，这是从大的层面上来说，是很简单的，因为必尽是表内的关系，大多数是一些加加减减，然后汇总，只要明白各个项目内的加减关系，同时计算没有什么问题，一般不会出什么错。但也不要小看这些表内“勾稽关系”，特别是资产负债表里的那个“勾稽关系”，就是资产等于负债加权益，这个是会计的一个核心原理之一，很多会计平衡的概念，都是从这个等式引申出来的，正可谓，最简单的逻辑，涵含着最复杂的道理。所以说，不要小看看拟简单而平淡的东西，其实，细细琢磨起来，会得出很多更深层次的道理来。 好了，在了解了表内关系之后，我们再来看一看这些表的表间“勾稽关系”吧。 我们先来看一看资产负债表同损益表（或利润表）之间的“勾稽关系”。 资产负债表同损益表的表间关系主要是资产负债表中未分配利润的期末数减去期初数，应该等于损益表的未分配利润项，因为，资产负债表是一个时点报表，而损益表是一个时期报表，两个不同时点之间就是一段时期，这两个时点的上未分配利润的差额，应该等于这段时期内未分配利润的增量。那可能有人要问了，为什么单单拿未分配利润来比较呢，不拿其他的来比较呢？ 首先简单解释一下，什么叫未分配利润，未分配利润就是企业支付成本费用，取得收入，然后交了税金，付完利息后，将余下的利润分给股东之后，最后余下的钱，企业的所有活动产生的经济效果，到最后，都要体现到未分配利润下来，做个最后的了结，而其他的项目之间的关系，主要表现在表内的关系上，而不是通过表间关系现体现的。 再来看一看资产负债表同现金流量表之间的“勾稽关系”。资产负债表同现金流量表之间的关系，主要是资产负债表的现金，银行存款及其他货币资金等项目的期末数减去期初数，应该等于现金流量表最后的现金及现金等价物净流量,资产负债表是一个时点报表，现金流量表是一个时期报表，表间关系的原理同上。想进一步解释一下的就是，什么叫现金及现金等价物，这个概念对于现金流量表来说，是非常重要的。现金大家都明白，就是实实在在的票子和放在银行里的银行存款，是广义上的现金，而现金等价物是个什么概念呢？顾名思义，就是可以把这些东西当成现金来看待的，那企业里，哪些东西可以被当作现金来看呢？主要包括短期投资，以及可以马上变现的长期投资等，那为什么这些东西可以当作现金来看呢？主要是因为他们可以随时的变成现金，可以马上在交易市场上卖了，换回现金，这个同现金没有太大的差异，除了可以从交易市场上换回现金外，几乎还可以直接做为支付手段，支付给客户，因此，在现实运作中，可以将这些东西，看成与现金一样的，在会计上，就叫现金等价物。 至于损益表与现金流量表之间的关系，要通过很多的运算才可以说明，比较复杂。要注意的是，这两张报表，有他们的相同之处，也有他们的不同之处。所谓相同之处就是，他们都是时期报表，就是反映一段时期内的一些活动情况，一个是反映一段时期内的利润情况，一个是反映一段时期内的现金流量情况；所谓不同之处就是，编制的基础不同，在会计上，对经济活动，有两种不同的处理方法，一种叫收付实现制，就是真正收到钱，才叫收入，在会计上才确定收入，真正支付钱时，才叫支出，在会计上才确定为成本费用，而无论这笔钱是不是应该由收付的当时期间负担，这个可能好理解一点，再来一个不好理解的，就是另一种处理方法，叫权责发生制，什么意思呢，与收付实现制正好对着来，就是在会计上确定收入和成本费用时，不是看是不是真正收到或支出的钱，而是看这些收入和支出是不是“应该”由当期负担，不由当期负担的，就不确定，而是等到应该负担的期间再确认。还真是有点让人不好理解，难怪有人说学会计和律师的这帮人，都是“狡猾狡猾的”，呵呵。

More......

新岗位两个月小结

简短些：

自评：80

可以“自满”的地方：努力

需持续改进的地方：估值建模

朋友/同事的告诫：做一个收藏夹不能成为一个作家；研究员要有自己的想法；“被遗忘的公司”机会多；市场和基本面的结合——好公司和好股票是两码事，同样烂公司和烂股票也是两码事

More......

Flip Chip技术简介

图文并茂，网络真好！看这里。

器件的小型化高密度封装形式越来越多，如多模块封装（MCM）、系统封装（SiP）、倒装芯片（FC，Flip-Chip）等应用得越来越多。这些 技术的出现更加模糊了一级封装与二级装配之间的界线。毋庸置疑，随着小型化高密度封装的出现，对高速与高精度装 配的要求变得更加关键，相关的组装设备和工艺也更具先进性与高灵活性。

由于倒装芯片比BGA或CSP具有更小的外形尺寸、更小的球径和球间距、它对植球工艺、基板技术、材料的兼容性、制造工艺，以及检查设备和方法提出了前所未有的挑战。

倒装芯片的发展历史

倒装芯片的定义

什么器件被称为倒装芯片？一般来说，这类器件具备 以下特点：

1.基材是硅； 
2.电气面及焊凸在器件下表面； 
3.球间距一般为4-14mil、球径为2.5-8mil、外形尺寸为1-27mm； 
4.组装在基板上后需要做底部填充。

其实，倒装芯片之所以被称为“倒装”，是相对于传统的金属线键合连接方式（Wire Bonding）与植球后的工艺而言的。传统的通过金属线键合与基板连接的芯片电气面朝 上（图1），而倒装芯片的电气面朝下（图2），相当于将 前者翻转过来，故称其为“倒装芯片”。在圆片（Wafer） 上芯片植完球后（图3），需要将其翻转，送入贴片机，便于贴装，也由于这一翻转过程，而被称为“倒装芯片”。

 
图1 
  

图2 
  

图3

倒装芯片的历史及其应用

倒装芯片在1964年开始出现，1969年由IBM发明了倒 装芯片的C4工艺（Controlled Collapse Chip Connection， 可控坍塌芯片联接）。过去只是比较少量的特殊应用，近 几年倒装芯片已经成为高性能封装的互连方法，它的应用 得到比较广泛快速的发展。目前倒装芯片主要应用在Wi- Fi、SiP、MCM、图像传感器、微处理器、硬盘驱动器、医用传感器，以及RFID等方面（图5）。

  
图4 
  

图5

与此同时，它已经成为小型I/O应用有效的互连解决方案。随着微型化及人们已 接受SiP，倒装芯片被视为各种针脚数量低的应用的首选方法。从整体上看，其在低端应用和高端应用中的采用，根 据TechSearch International Inc对市场容量的预计，焊球凸点倒装芯片的年复合增长率（CAGR）将达到31%。

倒装芯片应用的直接驱动力来自于其优良的电气性能，以及市场对终端产品尺寸和成本的要求。在功率及电 信号的分配，降低信号噪音方面表现出色，同时又能满足高密度封装或装配的要求。可以预见，其应用会越来越广泛。 

倒装芯片的组装工艺流程

一般的混合组装工艺流程

在半导体后端组装工厂中，现在有两种模块组装方法。在两次回流焊工艺中，先在单独的SMT生产线上组装SMT器件，该生产线由丝网印刷机、贴片机和第一个回 流焊炉组成。然后再通过第二条生产线处理部分组装的模块，该生产线由倒装芯片贴片机和回流焊炉组成。底部填 充工艺在专用底部填充生产线中完成，或与倒装芯片生产线结合完成。

  
图6

倒装芯片的装配工艺流程介绍

相对于其它的IC器件，如BGA、CSP等，倒装芯片 装配工艺有其特殊性，该工艺引入了助焊剂工艺和底部填充工艺。因为助焊剂残留物（对可靠性的影响）及桥连的 危险，将倒装芯片贴装于锡膏上不是一种可采用的装配方法。业内推出了无需清洁的助焊剂，芯片浸蘸助焊剂工艺成为广泛使用的助焊技术。目前主要的替代方法是使用免洗助焊剂，将器件浸蘸在助焊剂薄膜里让器件焊球蘸取一 定量的助焊剂，再将器件贴装在基板上，然后回流焊接；或者将助焊剂预先施加在基板上，再贴装器件与回流焊 接。助焊剂在回流之前起到固定器件的作用，回流过程中起到润湿焊接表面增强可焊性的作用。

倒装芯片焊接完成后，需要在器件底部和基板之间填充一种胶（一般为环氧树酯材料）。底部填充分为于“毛细流动原理”的流动性和非流动性（No-follow）底部填充。

上述倒装芯片组装工艺是针对C4器件（器件焊凸材料为SnPb、SnAg、SnCu或SnAgCu）而言。另外一种工艺是 利用各向异性导电胶（ACF）来装配倒装芯片。预先在基板上施加异性导电胶，贴片头用较高压力将器件贴装在基板 上，同时对器件加热，使导电胶固化。该工艺要求贴片机具有非常高的精度，同时贴片头具有大压力及加热功能。 对于非C4器件（其焊凸材料为Au或其它）的装配，趋向采用此工艺。这里，我们主要讨论C4工艺，下表列出的是倒装芯片植球（Bumping）和在基板上连接的几种方式。

倒装倒装芯片几何尺寸可以用一个“小”字来形容：焊球直径小（小到0.05mm），焊球间距小（小到0.1mm），外形尺寸小（1mm2）。要获得满意的装配良率，给贴装设备及其工艺带来了挑战，随着焊球直径的缩小，贴装精度要求越来越高，目前12μm甚至10μm的精度越来越常见。贴片设备照像机图形处理能力也十分关键，小的球径小的球间距需要更高像素的像机来处理。

随着时间推移，高性能芯片的尺寸不断增大，焊凸（Solder Bump）数量不断提高，基板变得越来越薄，为了提高产品可靠性底部填充成为必须。

  
图7 
 

图8 
  

表1 

对贴装压力控制的要求

考虑到倒装芯片基材是比较脆的硅，若在取料、助焊剂浸蘸过程中施以较大的压力容易将其压裂，同时细小的焊凸在此过程中也容易压变形，所以尽量使用比较低的贴装压力。一般要求在150g左右。对于超薄形芯片，如0.3mm，有时甚至要求贴装压力控制在35g。

对贴装精度及稳定性的要求

对于球间距小到0.1mm的器件，需要怎样的贴装精度才能达到较高的良率？基板的翘曲变形，阻焊膜窗口的尺寸和位置偏差，以及机器的精度等，都会影响到最终的贴装精度。关于基板设计和制造的情况对于贴装的影响，我们在此不作讨论，这里我们只是来讨论机器的贴装精度。

芯片装配工艺对贴装设备的要求

为了回答上面的问题，我们来建立一个简单的假设模型：

1.假设倒装芯片的焊凸为球形，基板上对应的焊盘为圆形，且具有相同的直径； 
2.假设无基板翘曲变形及制造缺陷方面的影响； 
3.不考虑Theta和冲击的影响； 
4.在回流焊接过程中，器件具有自对中性，焊球与润湿面50%的接触在焊接过程中可以被“拉正”。

那么，基于以上的假设，直径25μm的焊球如果其对应的圆形焊盘的直径为50μm时，左右位置偏差（X轴）或 前后位置偏差（Y轴）在焊盘尺寸的50%，焊球都始终在焊盘上（图9）。对于焊球直径为25μm的倒装芯片，工艺能力Cpk要达到1.33的话，要求机器的最小精度必须达到12μm@3sigma。

   
图9 

对照像机和影像处理技术的要求

要处理细小焊球间距的倒装芯片的影像，需要百万像素的数码像机。较高像素的数码像机有较高的放大倍率， 但是，像素越高视像区域（FOV）越小，这意味着大的器件可能需要多次“拍照”。照像机的光源一般为发光二极 管，分为侧光源、前光源和轴向光源，并可以单独控制。倒装芯片的的成像光源采用侧光、前光，或两者结合。

那么，对于给定器件如何选择像机呢？这主要依赖图 像的算法。譬如，区分一个焊球需要N个像素，则区分球间 距需要2N个像素。以环球仪器的贴片机上Magellan数码像机为例，其区分一个焊球需要4个像素，我们用来看不同的 焊球间隙所要求的最大的像素应该是多大，这便于我们根 据不同的器件来选择相机，假设所有的影像是实际物体尺寸的75%。

 
表2

倒装芯片基准点（Fiducial）的影像处理与普通基准 点相似。倒装芯片的贴装往往除整板基准点外（Global fiducial）会使用局部基准点（Local fiducial），此时的基 准点会较小（0.15—1.0mm），像机的选择参照上面的方 法。对于光源的选择需要斟酌，一般贴片头上的相机光源 都是红光，在处理柔性电路板上的基准点时效果很差，甚至找不到基准点，其原因是基准点表面（铜）的颜色和基 板颜色非常接近，色差不明显。如果使用环球仪器的蓝色光源专利技术就很好的解决了此问题。

  
图10

吸嘴的选择

由于倒装芯片基材是硅，上表面非常平整光滑，最好选择头部是硬质塑料材料具多孔的ESD吸嘴。如果选择头部 为橡胶的吸嘴，随着橡胶的老化，在贴片过程中可能会粘连器件，造成贴片偏移或带走器件。 

对助焊剂应用单元的要求

助焊剂应用单元是控制助焊剂浸蘸工艺的重要部分， 其工作的基本原理就是要获得设定厚度的稳定的助焊剂薄 膜，以便于器件各焊球蘸取的助焊剂的量一致。 要精确稳定的控制助焊剂薄膜的厚度，同时满足高速浸蘸的要求，该助焊剂应用单元必须满足以下要求：

1.可以满足多枚器件同时浸蘸助焊剂（如同时浸蘸4或7枚）提高产量； 
2.助焊剂用单元应该简单、易操作、易控制、易清洁； 
3.可以处理很广泛的助焊剂或锡膏，适合浸蘸工艺的 助焊剂粘度范围较宽，对于较稀和较粘的助焊剂都 要能处理，而且获得的膜厚要均匀； 
4.蘸取工艺可以精确控制，浸蘸的工艺参数因材料的不同而会有差异，所以浸蘸过程工艺参数必须可以单独控制，如往下的加速度、压力、停留时间、向上的加速度等。

   
图11

对供料器的要求

要满足批量高速高良率的生产，供料技术也相当关键。倒装芯片的包装方式主要有这么几种：2×2或4×4英 JEDEC盘、200mm或300mm圆片盘（Wafer）、还有 卷带料盘（Reel）。对应的供料器有：固定式料盘供料器 (Stationary tray feeder)，自动堆叠式送料器（Automated stackable feeder），圆片供料器（Wafer feeder），以及带式供料器。

所有这些供料技术必须具有精确高速供料的能力，对于圆片供料器还要求其能处理多种器件包装方式，譬如： 器件包装可以是JEDEC盘、或裸片，甚至完成芯片在机器内完成翻转动作。

我们来举例说明几种供料器. Unovis的裸晶供料器（DDF Direct Die Feeder）特点： 
·可用于混合电路或感应器、 多芯片模组、系统封装、RFID和3D装配 
·圆片盘可以竖着进料、节省空间，一台机器可以安装多台DDF 
·芯片可以在DDF内完成翻转 
·可以安装在多种贴片平台上，如：环球仪器、西门子 、安必昂、富士

对板支撑及定位系统的要求

有些倒装芯片是应用在柔性电路板或薄型电路板上，这时候对基板的平整支撑非常关键。解决方案往往会用到 载板和真空吸附系统，以形成一个平整的支撑及精确的定位系统，满足以下要求：

1.基板Z方向的精确支撑控制，支撑高度编程调节； 
2.提供客户化的板支撑界面； 
3.完整的真空发生器； 
4.可应用非标准及标准载板。

  
图12 

回流焊接及填料固化后的检查

对完成底部填充以后产品的检查有非破坏性检查和破坏性检查，非破坏性的检查有：

·利用光学显微镜进行外观检查，譬如检查填料在器件侧面爬升的情况，是否形成良好的边缘圆角，器件表面是否有脏污等

·利用X射线检查仪检查焊点是否短路，开路，偏移，润湿情况，焊点内空洞等

·电气测试（导通测试），可以测试电气联结是否有 问题。对于一些采用菊花链设计的测试板，通过通断测试还可以确定焊点失效的位置

·利用超声波扫描显微镜（C-SAM）检查底部填充后 其中是否有空洞、分层，流动是否完整

破坏性的检查可以对焊点或底部填料进行切片，结合光学显微镜，金相显微镜或电子扫描显微镜和能谱分析仪（SEM/EDX），检查焊点的微观结构，例如，微裂纹/微孔，锡结晶，金属间化合物，焊接及润湿情况，底部填充 是否有空洞、裂纹、分层、流动是否完整等。

完成回流焊接及底部填充工艺后的产品常见缺陷有：焊点桥连/开路、焊点润湿不良、焊点空洞/气泡、焊点开裂/脆裂、底部填料和芯片分层和芯片破裂等。对于底部填充是否完整，填料内是否出现空洞，裂纹和分层现象，需要超声波扫描显微镜（C-SAM）或通过与芯片底面平行的 切片（Flat section）结合显微镜才能观察到，这给检查此 类缺陷增加了难度。

底部填充材料和芯片之间的分层往往发生在应力最大 器件的四个角落处或填料与焊点的界面，如图13所示。

  
图13

总结

倒装芯片在产品成本、性能及满足高密度封装等方面，体现出优势，它的应用也渐渐成为主流。由于倒装芯片的尺寸小，要保证高精度高产量高重复性，这给我们传统的设备及工艺带来了挑战，具体表现在以下几个方面：

1.基板（硬板或软板）的设计方面； 
2.组装及检查设备方面； 
3.制造工艺,芯片的植球工艺，PCB的制造工艺，SMT工艺； 
4.材料的兼容性。

全面了解以上问题是成功进行倒装芯片组装工艺的基础。

环球仪器SMT实验室自1994年已成功开发此完整工艺，迄今我们使用了约75种助焊剂和150种底部填充材料在大量不同的基板上贴装了100,000个倒装片，进行测试和细致的失效分析，涵盖了广泛的参数范围。

环球仪器对于倒装芯片装配的设备解决方案，兼顾了高速和高精度的特点，譬如：DDF送料器结合GI-14平台可以实现裸芯片进料高速贴装，而AdVantis XS平台可以实现精度达9微米3西格码的贴装(见下表)。可以应用这些解决方案实现倒装芯片，系统封装（高混合装配），裸芯片装配及内植器件。

  
表3

More......

元件封装知识zz

原文在这里。

元件封装

封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。     衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素：     1、 芯片面积与封装面积之比为提高封装效率，尽量接近1：1；     2、 引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能；     3、 基于散热的要求，封装越薄越好。     封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以  后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、 SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。     封装大致经过了如下发展进程：     结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP；     材料方面：金属、陶瓷－>陶瓷、塑料－>塑料；     引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点；     装配方式：通孔插装－>表面组装－>直接安装 具体的封装形式     1、 SOP/SOIC封装     SOP是英文Small Outline Package的缩写，即小外形封装。SOP封装技术由1968～1969年菲利浦公司开发成功，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。     2、 DIP封装     DIP是英文 Double In-line Package的缩写，即双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。     3、 PLCC封装     PLCC是英文Plastic Leaded Chip Carrier的缩写，即塑封J引线芯片封装。PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。     4、 TQFP封装     TQFP是英文thin quad flat package的缩写，即薄塑封四角扁平封装。四边扁平封装（TQFP）工艺能有效利用空间，从而降低对印刷电路板空间大小的要求。由于缩小了高度和体积，这种封装工艺非常适合对空间要求较高的应用，如PCMCIA 卡和网络器件。几乎所有ALTERA的CPLD/FPGA都有TQFP 封装。     5、 PQFP封装     PQFP是英文Plastic Quad Flat Package的缩写，即塑封四角扁平封装。PQFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。     6、 TSOP封装     TSOP是英文Thin Small Outline Package的缩写，即薄型小尺寸封装。TSOP内存封装技术的一个典型特征就是在封装芯片的周围做出引脚，TSOP适合用SMT技术（表面安装技术）在PCB（印制电路板）上安装布线。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动)减小，适合高频应用，操作比较方便，可靠性也比较高。     7、 BGA封装     BGA是英文Ball Grid Array Package的缩写，即球栅阵列封装。20世纪90年代随着技术的进步，芯片集成度不断提高，I/O引脚数急剧增加，功耗也随之增大，对集成电路封装的要求也更加严格。为了满足发展的需要，BGA封装开始被应用于生产。     采用BGA技术封装的内存，可以使内存在体积不变的情况下内存容量提高两到三倍，BGA与TSOP相比，具有更小的体积，更好的散热性能和电性能。BGA 封装技术使每平方英寸的存储量有了很大提升，采用BGA封装技术的内存产品在相同容量下，体积只有TSOP封装的三分之一；另外，与传统TSOP封装方式相比，BGA封装方式有更加快速和有效的散热途径。     BGA封装的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高。     说到BGA封装就不能不提Kingmax公司的专利TinyBGA技术，TinyBGA英文全称为Tiny Ball Grid Array（小型球栅阵列封装），属于是BGA封装技术的一个分支。是Kingmax公司于1998年8月开发成功的，其芯片面积与封装面积之比不小于 1:1.14，可以使内存在体积不变的情况下内存容量提高2～3倍，与TSOP封装产品相比，其具有更小的体积、更好的散热性能和电性能。     采用TinyBGA封装技术的内存产品在相同容量情况下体积只有TSOP封装的1/3。TSOP封装内存的引脚是由芯片四周引出的，而TinyBGA则是由芯片中心方向引出。这种方式有效地缩短了信号的传导距离，信号传输线的长度仅是传统的TSOP技术的1/4，因此信号的衰减也随之减少。这样不仅大幅提升了芯片的抗干扰、抗噪性能，而且提高了电性能。采用TinyBGA封装芯片可抗高达300MHz的外频，而采用传统TSOP封装技术最高只可抗150MHz的外频。     TinyBGA封装的内存其厚度也更薄（封装高度小于0.8mm），从金属基板到散热体的有效散热路径仅有0.36mm。因此，TinyBGA内存拥有更高的热传导效率，非常适用于长时间运行的系统，稳定性极佳。

More......

简述芯片封装技术zz

原文在这里。

简述芯片封装技术（一）

自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，

CPU从Intel4004、80286、80386、80486发展到Pentium 和PentiumⅡ，数位从4

位、8 位、16 位、32 位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU

芯片里集成的晶体管数由2000 个跃升到500万个以上;半导体制造技术的规模由SSI、

MSI、LSI、VLSI达到ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百

根，下世纪初可能达2 千根。这一切真是一个翻天覆地的变化。

对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、

K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路

的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着

安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电

路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导

线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一

代CPU的出现常常伴随着新的封装形式的使用。芯片的封装技术已经历了好几代的变迁，

从DIP、QFP、PGA、BGA 到CSP 再到MCM，技术指标一代比一代先进，包括芯片面积

与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引

脚间距减小，重量减小，可靠性提高，使用更加方便等等。

下面将对具体的封装形式作详细说明

一、DIP 封装

70 年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP 封装结构

具有以下特点:

1.适合PCB的穿孔安装; 2.比TO型封装易于对PCB布线; 3.操作方便

DIP 封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式

DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)。

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接

近1 越好。以采用40根I/O 引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面

积/封装面积=3×3/15.24×50=1：86,离1 相差很远。不难看出，这种封装尺寸远比芯

片大，说明封装效率很低，占去了很多有效安装面积

Intel公司这期间的CPU如8086、80286 都采用PDIP 封装。

二、芯片载体封装

80 年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic

Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装

SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat

Package)，封装结构形式如图3、图4 和图5 所示。

以0.5mm 焊区中心距，208 根I/O引脚的QFP 封装的CPU为例，外形尺寸28×

28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：7.8，由此

可见QFP 比DIP 的封装尺寸大大减小。QFP的特点是:

1.适合用SMT表面安装技术在PCB上安装布线; 2.封装外形尺寸小，寄生参数减小，适合

高频应用; 3.操作方便; 4.可靠性高。在这期间，Intel公司的CPU，如Intel 80386就采

用塑料四边引出扁平封装PQFP。

简述芯片封装技术（二）

三、BGA封装

90 年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI

相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O 引脚数急剧增加，

功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种——球栅

阵列封装，简称BGA(Ball Grid Array Package)。BGA一出现便成为CPU、南北桥等

VLSI芯片的高密度、高性能、多功能及高I/O 引脚封装的最佳选择。其特点有:

1.I/O 引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率;2.虽然它的功耗

增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能:3.

厚度比QFP 减少1/2 以上，重量减轻3/4 以上;4.寄生参数减小，信号传输延迟小，使用

频率大大提高;5.组装可用共面焊接，可靠性高;6.BGA封装仍与QFP、PGA一样，占用基

板面积过大; Intel 公司对这种集成度很高(单芯片里达300 万只以上晶体管)，功耗很大的

CPU 芯片，如Pentium、Pentium Pro、PentiumⅡ采用陶瓷针栅阵列封装CPGA和陶瓷

球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。

四、面向未来新的封装技术

BGA封装比QFP 先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。Tessera

公司在BGA 基础上做了改进，研制出另一种称为μBGA的封装技术，按0.5mm 焊区中

心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。

1994 年9 月日本三菱电气研究出一种芯片面积/封装面积=1:1.1 的封装结构，其封

装外形尺寸只比裸芯片大一点点。也就是说，单个IC 芯片有多大，封装尺寸就有多大，从

而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip

Scale Package)。CSP封装具有以下特点:

1.满足了LSI芯片引出脚不断增加的需要;2.解决了IC 裸芯片不能进行交流参数测试和老

化筛选的问题;3.封装面积缩小到BGA的1/4 至1/10，延迟时间缩小到极短。曾有人想，

当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP 芯

片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术

(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件

MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。

MCM的特点有:

1.封装延迟时间缩小，易于实现组件高速化;2.缩小整机/组件封装尺寸和重量，一般体积减

小1/4，重量减轻1/3;3.可靠性大大提高。随着LSI设计技术和工艺的进步及深亚微米技

术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层

布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在

一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，

由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。随着

CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进

步又将反过来促成芯片技术向前发展。 

More......